精密 ADC 的滤波设计需要同时满足频域抑制、输入建立和系统响应时间。模拟滤波器决定哪些干扰能够进入转换器，数字滤波器则决定采样数据如何限带与抽取。只有把两者与 ADC 输入结构、通道切换和误差预算一起设计，才能发挥高分辨率转换器的性能。
仪器仪表、过程控制、电机控制和电力线继电保护都依赖精密采集。原文讨论的器件范围包括分辨率达到 18 位或更高、速率为数 MSPS 的 SAR ADC，以及 24 位或 32 位、速率为数百 kSPS 的 Σ-Δ ADC。以下重点是第一奈奎斯特区内低通滤波器的系统应用，而非某一种滤波器的综合设计步骤。
1 先划分模拟与数字滤波的职责
理想低通滤波器具有平坦通带、无限阻带衰减和瞬间完成的过渡带。实际滤波器会产生通带衰减或纹波，带外抑制有限，并引入相位或群延迟。不同响应形状因此会对幅度准确性、噪声和时域波形产生不同影响。
图1 模拟滤波与数字滤波在数据采集链路中的位置
图2 理想低通与几类实际滤波器的幅度响应
模拟滤波发生在转换之前，可衰减高频干扰和噪声，避免其混叠进入信号带内，也能减轻带外过驱或噪声尖峰引起的调制器饱和。其限流与衰减作用还可为 ADC 输入提供一定保护。已经发生的饱和或混叠不能依靠后续数字滤波恢复。
数字滤波发生在转换之后，可压低信号带外的输入噪声以及采样结果中的供电、参考、接口馈通、芯片热噪声和量化噪声等贡献。它易于配置，但有延迟，而且只能处理已经被采样的信息。表1对比两类方法的主要特征。
表1 模拟与数字滤波的系统特征
比较项目 模拟滤波器 数字滤波器
高性能设计复杂度 较高 相对较低
成本因素 模拟元件成本 可用处理器时间与资源
延迟 相对较低 相对较高
加性噪声 元件热噪声等 有限精度量化可能引入噪声
ADC输入保护 可提供一定保护 不能提供
可编程性 原文所比固定网络不具备 具备
漂移与老化 元件会受影响 数字滤波运算本身无此类元件误差
多通道匹配 存在元件匹配误差 相同数字系数无模拟元件匹配误差
2 输入RC网络首先必须满足建立要求
抗混叠滤波器必须位于 ADC 之前。其目标是在有用通带内保持所需增益精度，同时把可能折叠进入通带的成分压低到系统允许的水平。然而，ADC 输入阻抗和采样电容会影响滤波器，不能把前端 RC 当作独立网络设计。
AD7980 的例子采用 16 位、1 MSPS SAR ADC，外部电阻为 18.9 Ω，电容为 2.7 nF，对应截止频率约 3.11 MHz。图3还给出 710 ns 转换时间、290 ns 采集时间及 27 pF 采样电容。输入信号为 100 kHz，因此 3.11 MHz 看似过宽，但该选择与短采集窗口内的建立需求相关。
图3 AD7980输入RC网络与采集时间约束
若将电阻提高至 590 Ω，截止频率会降至约 100 kHz。这样虽然加强了带外抑制，却使 100 kHz 附近的信号幅度下降约 30%，同时延长充电建立过程，可能使内部采样保持电容无法在规定采集时间内达到所需精度。降低带宽并不必然改善最终转换结果。
设计时应验证整个输入网络能否在目标采集时间内完成建立，尤其要注意输入电流较大、等效输入阻抗较低或未启用输入缓冲的 Σ-Δ ADC。较窄的低通网络可以考虑放在高输入阻抗放大器之前；也可使用输入阻抗较高的转换器，原文举例 ADAS3022 为 500 MΩ。
3 多通道系统要同时检查吞吐率与相位
多路复用器切换通道时，前端可能经历从负满量程到正满量程的阶跃，即覆盖整个输入跨度。若所有通道共用一个位于多路复用器之后的滤波器，每次切换都必须等待滤波器重新建立。这样可节省器件和成本，但会限制总吞吐率。
图4 多路复用采样中的通道滤波与共用滤波位置
把滤波器分别放在多路复用器之前，可以减轻共用滤波器反复建立造成的速率限制，但元件数量和成本会上升。选择哪种结构，应由允许的切换时间和通道成本共同决定。
同步采样的多通道系统还要关注相位匹配。滤波器的相位随频率变化时，可用群延迟描述其时域影响；群延迟不恒定会使波形展宽并影响脉冲响应。电机相电流测量和电力线监控等应用，应把各通道额外相位差及其温度变化纳入误差预算。
4 以应用要求决定阶数与元件
在第一奈奎斯特区边缘存在强干扰时，较陡的滚降更有利。提高滤波器阶数可缩窄过渡带并改善目标通带的保持能力，但也提高对元件和增益匹配的要求。新增电阻、放大器及其他器件还会带来额外带内噪声，因此不能只追求阶数。
图5 巴特沃兹滤波器阶数与过渡带的关系
以 AD7606 的继电保护应用为例，关注的信号包括 50 Hz 或 60 Hz 基波及前五次谐波。保护通道的精度要求低于测量通道，可采用一阶 RC；测量通道则可采用二阶方案，以改善通带表现和滚降。两类通道无需机械地采用相同滤波器。
低失真设计还依赖器件非线性。除选择低 THD+N 放大器外，应检查电阻的电压系数、功率系数以及电容介质。薄膜或金属类电阻可作为高性能应用的选择；成本允许时，聚苯乙烯和 NP0/C0G 陶瓷电容是低失真候选。
电阻热噪声与阻值和带宽有关。对简单 RC 低通，噪声等效带宽为 1/(4RC)。将其代入热噪声关系，可得到电容两端积分噪声的 kBT/C 形式。因而不能脱离带宽条件，仅凭增加电阻就断言积分噪声一定增加。
vn,rms = √(4kBTRB)
B = 1/(4RC) 因而 vn,rms = √(kBT/C)
这里 kB = 1.38065 × 10⁻²³ J/K，T 为绝对温度，B 为等效砖墙噪声带宽。图6使用 EVAL-AD7960FMCZ 的 10 kHz 正弦测试比较两种电容：C76 和 C77 都为 0603、1 nF，分别采用 NP0 与 X7R。原图的 THD 读数约为 −117.11 dB 与 −66.65 dB，说明即使标称容量和尺寸相同，介质也会显著影响失真。
图6a 使用0603封装1 nF NP0电容时的频谱
图6b 使用0603封装1 nF X7R电容时的频谱
确定精度、带宽和器件约束后，可利用模拟滤波器设计工具计算阻容值并辅助选择放大器。原文提到 ADI 模拟滤波器向导，但工具计算仍需结合上述输入建立与非线性要求验证。
5 过采样收益必须以实际噪声为依据
提高采样速率后，可以先在数字域限制信号带宽，再抽取到所需输出速率。这样既能减少带内量化噪声，也可放宽模拟抗混叠滤波器的过渡带要求，代价是更高的 ADC 速率和数字处理能力。
图7 过采样后通过数字限带降低带内量化噪声
对于只有量化噪声的理想 N 位 ADC，信噪比可写为下式，OSR 为过采样比，fs 为采样频率，BW 为目标带宽。该公式不能直接当作实际系统的保证值。
SNR = 6.02N + 1.76 + 10 log10(OSR) dB
OSR = fs/(2BW)
实际信号链还包含信号源、器件热噪声、散粒噪声、供电和基准噪声、数字馈通，以及时钟抖动引起的相位噪声；部分噪声具有低频闪烁特征。因此，过采样带来的实际改善通常低于单纯量化噪声模型。
应用笔记 AN-1279 的 EVAL-AD7960FMCZ 测试中，18 位 AD7960 在 256 倍过采样下达到约 123 dB 动态范围。实测改善比理论值低约 1 dB 至 2 dB，原文将主要限制归因于信号链低频噪声。这类高动态范围采集可用于光谱、MRI、气相色谱、振动、油气勘探和地震测量。
图8a 未进行过采样处理时的动态范围测试
图8b 256倍过采样时约123 dB的动态范围
6 集成数字滤波器仍需进行延迟预算
数字滤波可在 FPGA、DSP 或处理器中实现，也可使用 ADC 的集成功能。AD7606 提供一阶数字 sinc 过采样滤波器，通过 OS 引脚配置。AD7175-x 提供 sinc3、sinc5 + sinc1 及增强型 50 Hz/60 Hz 抑制滤波器；AD7124-x 提供采用 sinc4 + sinc1 或 sinc3 + sinc1 的快速建立模式。
滤波器阶数与主时钟影响延迟，因此实时控制应检查从输入变化到有效输出的总时间。数据手册中的连续输出数据速率通常对应单通道稳态采样；切换通道后，调制器和数字滤波器还需要建立，清除前一通道在滤波状态中的影响。多路复用时的有效通道速率可能比连续采样速率低数倍。
专门优化的数字滤波器能够缩短这段等待。原文以 AD7175-x 的 sinc5 + sinc1 为例，在 10 kSPS 及以下输出速率可实现单周期建立，适用于多路复用采集。使用时仍应区分连续数据速率与切换后的有效结果速率。
7 抽取之前必须满足新的抗混叠条件
过采样降低模拟滤波器设计难度，并不意味着抽取后天然没有混叠。降低输出采样率之前，必须充分压低新奈奎斯特频率以上的成分。模拟和数字滤波应共同确保最终保留带宽与输出速率相容。
EVAL-AD7606、EVAL-AD7607 和 EVAL-AD7608EDZ 评估平台可按每通道 200 kSPS 工作。原文测试使用 OSR = 32，对应 6.25 kSPS 输出。在 AD7606 输入端施加 3.5 kHz、−6 dBFS 正弦后，输出中出现约 −10 dBFS 的 2.75 kHz 镜像，满足 6.25 − 3.5 = 2.75 kHz。这个例子表明，相关数字滤波的阻带抑制不足以独立防止该干扰在抽取后折叠。
图9 抽取至6.25 kSPS后出现的2.75 kHz混叠分量
因此，仍需合格的模拟抗混叠网络，并核查数字抽取滤波器在潜在干扰频率处的衰减。系统滤波的最终判断，应同时覆盖输入建立、幅度与相位误差、元件噪声、失真、延迟和最终采样带宽，再结合成本及实现资源作出取舍。